Microprocesoare in telecomunicatii

Trimis la data: 2010-04-06
Materia: Electotehnica
Nivel: Facultate
Pagini: 60
Nota: 10.00 / 10
Downloads: 0
Autor: Daniel_T
Dimensiune: 171kb
Voturi: 1
Tipul fisierelor: doc
Acorda si tu o nota acestui curs:
Fie ca X1 = X2 = 1. Jonctiunea p - n a emitorului VT1 va fi inchisa. Curentul I1 deschide tranzistorul VT2. Prin circuitul lui de iesire circula un curent care formeaza o cadere de tensiune pe rezistentele R2 si R3. Deoarece VT2 este deschis tensiunea ce cade pe el este nula. Tensiunea sursei de alimentare se divizeaza pe R2 si R3. Caderea de tensiune pe R3 deschide tranzistorul VT4. Curentul de iesire circula prin VT3 si VT4. Caderea de tensiune maxima este prezenta pe VT3 deoarece acesta se afla in stare inchisa. O parte din tensiune cade pe dioda VD, iar pe tranzistorul VT4 tensiunea practic este nula. In acest caz potentialul la iesire va fi nul (y = 0).

Cursuri similare:

Cand la colector se aplica un potential pozitiv, iar la emitor - unul negativ, tranzistorul inca nu intra in regim de saturatie si dioda este inchisa. Rezistenta diodei este mare si nu actioneaza asupra lucrului tranzistorului. Cand tranzistorul se apropie de regimul de saturatie, potentialul colectorului devine mai mic decat potentialul bazei si pe jonctiunea BC este o cadere de tensiune. Cand caderea de tensiune ajunge la tensiunea de deschidere a diodei, jonctiunea BC se scurtcircuiteaza.

In logica de tip TTLS se poate lucra la o frecventa de doua ori mai mare decat in logica TTL si consumului de energie este cu mult mai mic.Cand x = 0, tranzistorul VT2 este inchis, iar VT1 este deschis astfel incit toata caderea de tensiune va fi pe VT2. In acest caz la iesire vom avea un potential pozitiv, adica y = 1. In cazul cand x = 1, VT1 se blocheaza, iar VT2 se deschide si deci, borna de iesire va fi conectata la punctul comun al schemei prin canalul tranzistorului VT2. In acest caz, potentialul bornei de iesire va fi nul, adica y = 0.

Pe baza elementului NU se pot realiza celelalte tipuri de elemente
logice. In fig.89 este prezentata structura unui element logic SI-NU.
Circuitul elementului logic SI - NU:Acest circuit este alcatuit dintr-un amplificator cu doua etaje. Primul etaj este realizat pe tranzistorul VT1, care are conectare emitor comun. Semnalul de la iesirea acestui tranzistor, printr-un divizor de tensiune, se aplica la baza VT2, care reprezinta al doilea etaj. Datorita faptului ca rezistenta Re este cuplata in emitoarele ambelor tranzistoare, aceasta aduce la aceea ca in circuit apare o reactie inversa pozitiva.

Datorita reactiei, zona de nedefinire a semnalului se micsoreaza substantial (vezi fig.93b). Exista o tensiune de prag, pana la valoarea careia VT1 este inchis, rezulta ca potentialul colectorului tranzistorului este egal cu tensiunea de alimentare. Deci, la baza VT2 se aplica un potential mare, care-l deschide. Insa, cadere de tensiune pe VT2 este mica si Rc2Re , deci toata tensiunea cade pe Rc2 si la iesire obtinem zero logic. La cresterea semnalului de intrare pana la o anumita tensiune, VT1 va fi inchis, adica Up0UBE+UE2.

Cand se depaseste Up0, VT1 incepe sa se deschida, iar VT2 sa se inchida, deoarece se mictoreaza potentialul colectorului si respectiv UB2. Micsorarea UE2 aduce la deschiderea mai rapida a tranzistorului VT1, deci se incepe un proces in avalansa. Cu putin timp la depasirea Uprag , se obtine unu logic. Capacitatea Cb serveste pentru marirea vitezei de trecere.
Home | Termeni si conditii | Politica de confidentialitate | Cookies | Help (F.A.Q.) | Contact | Publicitate
Toate imaginile, textele sau alte materiale prezentate pe site sunt proprietatea referat.ro fiind interzisa reproducerea integrala sau partiala a continutului acestui site pe alte siteuri sau in orice alta forma fara acordul scris al referat.ro. Va rugam sa consultati Termenii si conditiile de utilizare a site-ului. Informati-va despre Politica de confidentialitate. Daca aveti intrebari sau sugestii care pot ajuta la dezvoltarea site-ului va rugam sa ne scrieti la adresa webmaster@referat.ro.