Proiectarea decodoarelor si multiplexoarelor in Verilog HDL

Trimis la data: 2010-09-23
Materia: Automatica
Nivel: Facultate
Pagini: 16
Nota: 9.70 / 10
Downloads: 0
Autor: Andrei Tatar
Dimensiune: 272kb
Voturi: 1
Tipul fisierelor: doc
Acorda si tu o nota acestui laborator:
Verilog poate fi utilizat pentru descrierea sisemelor digitale din punct de vedere comportamental, structural si flux de date:
Descrierea comportamentala este legata de modul in care opereaza sistemul si utilizeaza constructii ale limbajelor traditionale de programare, de exemplu if sau atribuiri. Descrierea structurala exprima modul in care entitatile/componentele logice ce alcatuiesc sistemul sunt interconectate in vedeea realizarii comportamentului dorit.
Descriera prin metoda fulx de date - acest stil e similar ecuatiilor logice, cu toate ca nu e limitat numai la valori logice. Metoda consta in expresii ale semnalelor de intrare asociate iesirii. In cele mai multe cazuri, o asemenea descriere usor poate fi transformata intr-o structura si apoi implementata.

Laboratoare similare:

Fondal puternic. Elaborarea si promovarea Verilog este sustinuta din 1991 de catre Open Verilog International (OVI) menita pentru promovarea acestui limbaj. Pina 1990 Verilog a fost proprietate unei companii comerciale, care a intarit aplicarea lui in practica, insa si a restrictionat popularitatea lui. Suport industrial. Verilog a fost intotdeauna popular pentru proiectanti in ASIC pentru ca este usor de invatat si permite o simulare rapida si o sinteza efectiva. Referindu-ne la "EETimes" din 1993 pentru fondurile ASIC 85% a fost proiectate in Verilog.

Aceasta este estimat mai mult de un miliard de USD investiti in Verilog in ultimii 10 ani.Universalitate. Verilog permite ca procesele de proiectare sa fie efectuate intr-un singur mediu de proiectare incluzind atit proiectarea catit si verificarea. Insa Verilog nu este cel mai potrivit pentru proiectele de complexitate la nivelul "System" si asta este principalul sau neajuns.

Extensibilitate. Standardul IEEE 1364 contine definitii pentru Verilog PLI (Programing Language Interface), interfata limbajului de programare, care permite extinderea capacitatilor limbajului Verilog. Aceasta este o colectie de instrumente care permite accesul la datele dintr-un proiect Verilog.Definirea unui modul

Un modul (module) este constructia de baza in Verilog. El poate specifica un sistem de cea mai mare complexitate - de la un singur tranzistor pana la blocuri. Indiferent de complexitatea lui, specificatia modului are tot timpul aceeasi structura.
Fiecare modul incepe cu cuvantul cheie module urmat de numele modulului si se termina cu alt cuvant cheie endmodule (fara spatiu intre ,,end'' si ,,module''). Intre aceste doua cuvinte cheie sunt localizate trei elemente care au fost introduse in sectiunile precedente:
Home | Termeni si conditii | Politica de confidentialitate | Cookies | Help (F.A.Q.) | Contact | Publicitate
Toate imaginile, textele sau alte materiale prezentate pe site sunt proprietatea referat.ro fiind interzisa reproducerea integrala sau partiala a continutului acestui site pe alte siteuri sau in orice alta forma fara acordul scris al referat.ro. Va rugam sa consultati Termenii si conditiile de utilizare a site-ului. Informati-va despre Politica de confidentialitate. Daca aveti intrebari sau sugestii care pot ajuta la dezvoltarea site-ului va rugam sa ne scrieti la adresa webmaster@referat.ro.