Arhitectura interna a microprocesoarelor din familia intel pe 16 BITI

Trimis la data: 2010-10-05
Materia: Informatica
Nivel: Facultate
Pagini: 8
Nota: 9.90 / 10
Downloads: 0
Autor: Iulian Bocanila
Dimensiune: 23kb
Voturi: 1
Tipul fisierelor: doc
Acorda si tu o nota acestui seminar:
In general cand se vorbeste despre un microprocesor (μP) se intelege ca acesta reprezinta CPU (Central Procesing Unit) din arhitectura generalizata von Neumann. Dupa ce s-au construit primele μP pe 8 biti s-a cautat ca puterea de calcul a acestora sa se mareasca prin cresterea numarului de biti prelucrati trecandu-se la prelucrari pe 16 biti. Totodata s-au facut unele inovatii in cadrul arhitecturii interne care au dus la o crestere a vitezei de prelucrare.

Seminarii similare:

Daca la μP anterioarea unitatea de prelucrare lucra strict dupa schema ciclica descrisa la arhitectura von Neumann de extragee a instructiunii, decodificare, executie s.a.m.d. la aceasta serie noua de μP unitatea de prelucrare este divizata in doua unitati (vezi fig. 3.1.):
-unitatea de executie (Execution Unit - EU)
-unitatea de interfata cu magistrala (Bus Interface Unit - BIU)

Dupa cum se observa cele doua unitati sunt legate intre ele cu o conducta (pipeline) prin care sunt transferate instructiunile extrase din memoria program de catre BIU spre EU care are numai rolul de a executa instructiunile extrase de BIU, EU neavand nici o legatura cu magistrala sistemului. In timp ce EU isi indeplineste sarcina , BIU extrage noi instructiuni pe care le organizeaza intr-o coada de asteptare (queue).

La terminarea executiei unei instructiuni EU are la dispozitie deja o noua instructiune din coada de asteptare mentinuta de BIU. Cele doua unitati EU si BIU lucreaza deci in paralel existand momente de sincronizare si asteptare intre ele atunci cand coada de instructiuni este goala ceea ce se intampla insa foarte rar.

Functionarea paralela a celor doua unitati BIU si EU este transparenta utilizatorului. Aceasta arhitectura se mai numeste si arhitectura cu prelucrare secvential - paralela "pipeline".O schema bloc a unei structuri de μP elaborat avand ca baza aceasta arhitectura este data in fig. 3.2. ca fiind caracteristica μP INTEL din seria X86 (8086, 8088, 386).

Unitatea de executie EU contine o unitate logico - aritmetica ALU de 16 biti, registrul indicatorilor conditionali (FR), registru operatorilor si registrii generali. Toate registrele si canalele EU sunt pe 16 biti.
BIU contine indicatorul de instructiuni IP (Instruction Pointer), registrele de segmente, un bloc de control al magistralei si de generare de adrese si o memorie organizata sub forma unei ozi in care sunt depuse instructiunile extrase (Instruction Queue).Dupa cum se cunoaste informatia care se vehiculeaza in calculator se gaseste sub forma binara ca siruri de 0 si 1. Convenim in continuare sa notam aceasta informatie binara dupa schema din fig. 3.3.
Home | Termeni si conditii | Politica de confidentialitate | Cookies | Help (F.A.Q.) | Contact | Publicitate
Toate imaginile, textele sau alte materiale prezentate pe site sunt proprietatea referat.ro fiind interzisa reproducerea integrala sau partiala a continutului acestui site pe alte siteuri sau in orice alta forma fara acordul scris al referat.ro. Va rugam sa consultati Termenii si conditiile de utilizare a site-ului. Informati-va despre Politica de confidentialitate. Daca aveti intrebari sau sugestii care pot ajuta la dezvoltarea site-ului va rugam sa ne scrieti la adresa webmaster@referat.ro.